preroute_standard_cells问题

hao524781735 · 发表于 2019-8-31 09:50:47

您需要登录才可以下载或查看，没有账号？注册

x

preroute_standard_cells –fill_empty_rows -remove_floating_pieces 后 VDD VSS并没有连接STD CELL电源引脚且VDD,VSS的高度分布不均匀，请问各位大神知道原因吗？

haoshiyang · 发表于 2019-8-31 16:41:14

检查下设计环境里所用的tf的Tile定义，和MW里是否有unitTIle的CELL 保持数据一致性！

hao524781735 · 发表于 2019-9-2 09:14:42

haoshiyang 发表于 2019-8-31 16:41
检查下设计环境里所用的tf的Tile定义，和MW里是否有unitTIle的CELL 保持数据一致性！ ...

tf里的tile信息height是4.8，调取过程也没错，但是布VDD,VSS时像不知道这个信息一样

axxqql · 发表于 2019-9-2 11:41:09

我觉得就是你row错了。。。所以cell也摆错，std pg pin也打错。盖房子的基地线有问题，就啥啥都不对了

hao524781735 · 发表于 2019-9-5 13:46:50

axxqql 发表于 2019-9-2 11:41
我觉得就是你row错了。。。所以cell也摆错，std pg pin也打错。盖房子的基地线有问题，就啥啥都不对了 ...

是row错了啊，可是我看我调用MW和tf都挺正常的啊，为什么create的row 就和stdcell不一致呢？

德布劳内 · 发表于 2022-4-30 09:57:54

楼主后来解决了吗？

[求助] preroute_standard_cells问题