|
|
马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册
x
//half_clk.v:
module half_clk(reset,clk_in,clk_out)
input clk_in,reset;
output clk_out;
reg clk_out;
always @ (posedge clk_in)
begin
if (!reset) clk_out= 0;
else clk_out= ~clk_out;
end
endmodule
我编译时，出现：
verilog hdl syntax error :input <-
是我input 语句不对吗？
|
|
/2 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2003-9-2 16:21:59
发表于 2003-9-2 16:42:09
楼主