设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 如果减少Design Compiler的综合时间？
12
返回列表 发新帖
楼主: 走稳每一步

[求助] 如果减少Design Compiler的综合时间？

[复制链接]
494693243
发表于 2021-6-10 19:22:51 | 显示全部楼层
楼主这个解决了吗
回复 支持 反对

举报

靳俞苗苗
发表于 2024-6-26 10:22:13 | 显示全部楼层


mandrake 发表于 2019-8-26 15:43
很简单的，就是remove_deisgn 和 read_verilog 两个命令，实验一下就好了。
读入verilog后，查一下current_ ...


大佬可以详细描述一下方法吗，感谢！
回复 支持 反对

举报

binnq
发表于 2024-6-26 17:35:42 | 显示全部楼层
感谢
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-3-6 11:56 , Processed in 0.016292 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表