ADE仿真的时候如何使输入频率逐渐减小

嵘儿 · 发表于 2019-8-14 15:36:18

您需要登录才可以下载或查看，没有账号？注册

x

在进行cadence ADE仿真的时候，想让输入的正弦信号频率逐渐减小，应该怎么实现啊，求大神指点

hardmany · 发表于 2019-8-14 15:52:27

用ahdlLib中的VCO模块，控制VCO输入的电压给vpwl就可以。

老尤皮 · 发表于 2019-8-14 16:41:36

ahdlLib里面有一个理想VCO的器件，用一个逐渐下降的ramp信号去控制这个VCO应该可以

[求助] ADE仿真的时候如何使输入频率逐渐减小