在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1634|回复: 2

[求助] 关于layout差分对栅极VP/VN 出线方向和源漏输入方向

[复制链接]
发表于 2019-8-12 14:04:01 | 显示全部楼层 |阅读模式
50资产
关于layout差分对栅极VP/VN 出线方向和源漏输入方向.有没有硬性要求,是否要分开分别从不同方向输入输出.
有人知道吗???这样说的原理是什么

最佳答案

查看完整内容

因为MOS器件是“栅压控制下的器件”,栅电压的变化会控制沟道的开启状态,通常差分电路使MOS工作在线性区域,这时漏电流会比较敏感,为避免噪声串扰,一般不允许栅极信号和源漏信号太近或交叉
发表于 2019-8-12 14:04:02 | 显示全部楼层
因为MOS器件是“栅压控制下的器件”,栅电压的变化会控制沟道的开启状态,通常差分电路使MOS工作在线性区域,这时漏电流会比较敏感,为避免噪声串扰,一般不允许栅极信号和源漏信号太近或交叉
 楼主| 发表于 2019-8-13 08:58:40 | 显示全部楼层


yfanny1980 发表于 2019-8-12 15:44
因为MOS器件是“栅压控制下的器件”,栅电压的变化会控制沟道的开启状态,通常差分电路使MOS工作在线性区域 ...


谢谢

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 14:50 , Processed in 0.014943 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表