中低速ADC 仿真速度问题 8

Wanye_guo · 发表于 2019-7-29 14:31:11

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

本人现在在做老师的一个项目，一个10MHz/s 采样率 16bit的 SAR ADC , 整体架构功能已经验证正确，现在跑整体仿真时由于采样率为10MHz/s（0.1us），采样256个点（12bit以上一般需要1024个点）, tran仿真时间至少需要25.6us，导致仿真时间过长，（现在已经设置了APS并行加速仿真；仿真精度设置为moderate；output只保存有用信息等常见的加速方法），想问一下论坛里的前辈有什么解决方法吗

phoenixson · 发表于 2019-7-29 15:41:04

换个性能强大的服务器

Wanye_guo · 发表于 2019-7-29 19:33:25

phoenixson 发表于 2019-7-29 15:41
换个性能强大的服务器

服务器是70个core CPU 3GHz 性能还可以

Wanye_guo · 发表于 2019-7-31 14:38:18

Wanye_guo 发表于 2019-7-29 19:33
服务器是70个core CPU 3GHz 性能还可以

这个文件很好用，能提速不少

lefcard · 发表于 2019-7-31 17:21:58

请问楼主16bit SAR ADC用的什么架构？有用冗余位和数字校准吗？

Wanye_guo · 发表于 2019-7-31 19:28:01

lefcard 发表于 2019-7-31 17:21
请问楼主16bit SAR ADC用的什么架构？有用冗余位和数字校准吗？

先做纯SAR ，冗余是用了的，但现在高精度比较器就很不好做，做不出来可能以后再做pipeline

账号		自动登录	找回密码
密码			注册

[原创] 中低速ADC 仿真速度问题 8

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /1