[求助] 關於DDR6, CSI...等等狹長型Congestion 解法?

[复制链接]

l690527

发表于 2019-7-18 08:37:33 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

大家好我是阿鳥

針對狹長型的 shape 一般都會有 horizontal 的congestion出現 routing track resource 不足 (driver 也會)
floorplan已針對flyline 相關位置擺放 memory , macro , boundry pin

出現在
1.兩個較遠的module cross (線來回跑)
2. clock use 2width 2 spacing +shilding
3.靠近macro 線接入端

3.已用 place percentage 覆蓋解決macro ip 線多問題

謝謝~

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

忆阻器、第三代半导体等半导体材料与器件讲坛(资料+视频）: EETOP联合泰克科技，专门创建了“半导体材料与器件科学”的专题网页，并精心准备了海量的干货素材，涵盖PDF文档、云上讲坛视频。

查看 »

GMT+8, 2024-5-3 13:13 , Processed in 0.017889 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[求助] 關於DDR6, CSI...等等狹長型Congestion 解法?

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2