[招聘] 盛科网络 ASIC

centec

关于盛科 盛科网络（苏州）有限公司是2005年1月成立于苏州工业园区的高新技术企业，公司有员工200余人，总投资5.1亿元，国家集成电路大基金领投，从事以太网核心芯片以及基于该芯片SDN交换机的设计和研发。是全球为数不多的网络芯片厂商之一，亦是中国在该领域核心技术的领跑者。 SOC设计和验证资深工程师 岗位职责： 1.负责ARM和周边接口(PCIe, DDR, USB等)IP的集成设计和性能优； 2.负责CPU子系统的模块验证和集成测试； 3.负责Switch部分模块的设计和集成验证。 技能要求： 1.精通Linux/Unix环境，熟练掌握Perl(或者Python)和 Unix Shell脚本语言； 2.精通Verilog,System Verilog, c/c++语言； 3.熟练使用VCS,NC-Verilog,modelSim等主 流EDA仿真工具，精通PLI或 者DPI接口，熟练使用SVN版本控制软件； 4.精通ARM和周边接口IP的集成设计和验证，熟练掌握CPU子系统性能提升的方法，精通CPU各种boot up的方式； 5.有较强的技术文档撰写能力； 6.具有较强的沟通和学习能力，有较强的承受压力的能力。 工作经验要求： 3年或者3年以上设计或者验证工程师经验，有过至少1个SOC项目的流片经验者优先考虑。 芯片设计/验证工程师 教育背景： 通信、计算机、电子工程、数学、微电子和机电工程等相关专业本科及以上学历。 工作职责： 1. 根据设计规格书，制定模块级的微架构和详细设计规格书，完成芯片模块的设计或者验证； 2. 根据芯片的功能和性能需求，在软件或者硬件仿真平台，测试芯片的功能和性能是否符合要求； 3. 根据后端/系统测试/软件人员的反馈，改进模块的设计和验证。 岗位要求： 1. 有较强的数字电路基础； 2. 具备基本的C/C++编程知识和数据结构知识； 3. 具有较强的沟通和学习能力，具备较强的抗压能力。 具备以下技能者优先考虑： 使用过VCS, NCverilog, Modelsim等仿真工具中的一种，熟悉数字电路的调试技巧, 了解模块级仿真模型的建立和激励的编写。 芯片研发高级工程师 岗位职责： 1、根据设计规格书，制定模块级的微架构和详细设计规格书，完成芯片模块的设计或者验证； 2、根据芯片的功能和性能需求，在simulation或者硬件仿 真平台，测试芯片的功能和性能是否符合要求； 3、根据后端/系统测试/软件人员的反馈，改进模块的设计和验证。 岗位要求： 1、微电子，计算机相关专业毕业; 2、扎实的数字电路基础和计算机体系结构基础，精通verilog和system verilog, 精通验证方法学； 3、熟练掌握版本控制工具cvs或者svn, 精通vcs等EDA工具； 4、至少经历过一次流片的经历。 芯片验证高级工程师 岗位职责： 1、搭建验证平台，编写验证自动化脚本，加速验证过程和提升验证的自动化； 2、制定芯片的验证计划并且监督和执行计划，参与芯片系统级验证, 模块级验证和后仿真； 3、负责解决芯片验证过程中的工具和环境问题。 岗位要求： 1、精通Linux/Unix环境，熟练掌握Perl(或者Python)和 Unix Shell脚本语言； 2、精通Verilog和System Verilog语言；熟练使用VCS, Verdi主流EDA仿真工具； 3、精通芯片验证流程和UVM验证方法学，可以使用UVM+SystemVerilog搭建验证平台； 4、有较强的技术文档撰写能力； 5、2年或者2年以上设计或者验证工程师经验，有过至少1个ASIC/SOC项目的流片经验, 有网络芯片验证经验者优先考虑。 芯片验证资深工程师 岗位职责： 1、搭建验证平台，编写验证自动化脚本，加速验证过程和提升验证的自动化； 2、制定芯片的验证计划并且监督和执行计划，参与芯片系统级验证, 模块级验证和后仿真； 3、负责解决芯片验证过程中的工具和环境问题。 岗位要求： 1、精通Linux/Unix环境，熟练掌握Perl(或者Python)和 Unix Shell脚本语言； 2、精通Verilog和System Verilog语言；熟练使用VCS, Verdi主流EDA仿真工具； 3、精通芯片验证流程和UVM验证方法学，可以使用UVM+SystemVerilog搭建验证平台； 4、有较强的技术文档撰写能力； 5、3年或者3年以上设计或者验证工程师经验，有过至少1个ASIC/SOC项目的流片经验, 有网络芯片验证经验者优先考虑。 芯片后端工程师 教育背景： 微电子相关专业本科及以上学历。 工作职责： 1. 根据规格要求，完成BLOCK级别的布局布线； 2. 根据时序要求，完成Block级别的时钟树设计和时序收敛； 3. 完成BLOCK级别的形式验证, LVS/DRC检查。 岗位要求： 1. 有较强的数字电路基础； 2. 具备基本的C/C++编程知识和数据结构知识； 3. 具有较强的沟通和学习能力，具备较强的抗压能力。 具备以下技能者优先考虑： 有实际使用Cadence Innovus或者Synopsys ICC2的经验，完成过模块级的布局布线和时序收敛。 芯片后端高级工程师 岗位职责： 1、在Front-end阶段参与芯片后端/成本可行性评估； 2、负责芯片的早期面积/速度/功耗的评估； 3、推动第三方后端设计服务团队尽力做到芯片面积最小，速度最高，功耗最小； 4、监督和掌控后端的schedule，并尽可能消除不必要的环节和把某些阶段提前，压缩芯片从netlist到Tape out的后端设计时间； 5、review第三方后端设计服务团队的工作质量； 6、后端基本事务。 岗位要求： 1、熟悉芯片后端的全流程，如DFT，时钟树规划，Power规划，时序分析、布局布线、CTS、noise分析等； 2、精通时序分析和优化； 3、精通Block级别或者top级别的PD和routing, 熟练掌握EDA工具，精通时钟树的设计和优化； 4、具有很强的沟通和学习能力，有很强的抗压能力； 5、2年以上芯片后端工作经验，至少做过2个及以上的Block的APR，在40nm及以下的工艺节点至少有1款芯片的流片经验， 必须有主流Foundry厂家(TSMC, GlobalFoundry, UMC, IBM, SMIC)的流片经验 。 SOC设计和验证工程师 岗位职责： 1.负责ARM和周边接口(PCIe, DDR, USB等)IP的集成设计和性能优； 2.负责CPU子系统的模块验证和集成测试； 3.负责Switch部分模块的设计和集成验证。 技能要求： 1.精通Linux/Unix环境，熟练掌握Perl(或者Python)和 Unix Shell脚本语言； 2.精通Verilog,System Verilog, c/c++语言； 3.熟练使用VCS,NC-Verilog,modelSim等主 流EDA仿真工具，精通PLI或 者DPI接口，熟练使用SVN版本控制软件； 4.精通ARM和周边接口IP的集成设计和验证，熟练掌握CPU子系统性能提升的方法，精通CPU各种boot up的方式； 5.有较强的技术文档撰写能力； 6.具有较强的沟通和学习能力，有较强的承受压力的能力。 工作经验要求：3年或者3年以上设计或者验证工程师经验，有过至少1个SOC项目的流片经验者优先考虑。 有意愿者可将简历发至邮箱：jobs@centecnetworks.com