在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5566|回复: 7

[求助] 关于off grid的问题

[复制链接]
发表于 2019-7-3 16:00:49 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
目前使用工艺画的版图一直不在推荐的grid上,但是工厂也让生产了。到目前一直没有什么问题,可是心里总是有个疙瘩。有没有比较了解grid的作用的大牛,可以讲解下grid的作用?
发表于 2019-7-3 19:11:18 | 显示全部楼层
可以不用管的,可以理解为版图精度
发表于 2019-7-11 15:25:09 | 显示全部楼层
楼主你说的不在格点上是DRC直接报error出来了吗?
是否人为改过DRC中的原始精度设定?一般来说代工厂会帮忙跑一次DRC的,如果有必须要解决的问题是会有反馈的,你这都生产了还担心啥,不会有啥明显影响的
发表于 2019-7-23 15:44:54 | 显示全部楼层
额,offgrid这个错误不是必须要解决。例如Nwell 在PDK里面给出的最小格点是0.01,而你版图所用的格点是0.005.当然会报offgrid DRC。这个问题必须要解决的。可以理解为,你画的版图工艺都制造不出来。
 楼主| 发表于 2020-12-17 09:50:42 | 显示全部楼层
这个问题经过和工艺厂的讨论,得到的结果在这里记录下。希望能给有相似疑问的朋友一些帮助。其实能不能生产决定于MASK工厂的精度,MASK工厂的精度如果在画图格点精度以下是可以生产的。这也是为什么工厂同意我们生产的原因。
发表于 2023-3-1 10:08:06 | 显示全部楼层
我来回答以下吧:
offgrid的情况在Si线和在三五组线其实是不一样的。
从有源无源器件的形貌上,Si线的所有器件结构基本上都是方块组成的,顶多允许一个45度折线,当它所有器件边沿锁定grid之后,如果更换工艺,那么只要调整PCell去同步grid,就可以做到很快通过版图直接更换工艺,这样子不需要再画多余的时间再重新布模拟和数字的版图和设计,比如把0.045工艺改成0.015工艺,可以在Pcell中设置与grid相关的函数skill去设置批量转换。
另一方面,在Si线上器件阵列数量巨大,导致查阅器件是否满足生产要求比较困难,万一有偏移的,无法保证它的相对间距都是可以生产的。所以,为了省事,所以全部用grid来定义死器件。
但是,从三五族的角度来说,offgrid就是多余的。因为可以用merge全部器件来解决版图精度识别问题,从grid的本质上来说,它的存在是为了器件工艺生产服务的,假如工艺无法满足0.01的相对间距,工艺就无法生产。
那么这里的grid0.01其实是PCell相对间距,PCell出厂的时候一定是过完check的,也就是说,PCell一般都是远大于grid的相对值,比如设置2.5,2.0这类的间距,那么它就一定可以生产,就算通过连线连接,比如连接线从原本理想的100,变成了100.001,甚至超出工厂定义的grid线,只要它没有超过光照厂的识别精度,它的精度都是能保证的,而且就算真超过了光照精度也没关系,都到了这么小的精度了已经是远远小于grid的值了,它的工艺出现这么一点识别造成的偏移,根本就不会影响到器件本身了。
你生产一个1.0的器件和你生产1.000001的器件它的电性能会有差别么?Si线要注意这个也是因为超小制程才需要关心,因为器件已经逼近了光罩的精度,这种情况下的近似是会稍微微影响一点小小的电性的,但是还是不影响正常生产。
而且,关键的是在cadence中grid定义是绝对坐标,而不是相对坐标。也就是说,就算你的PCell全部满足工艺生产的精度,只要你版图精度没设置在grid大小或超过grid大小,它就肯定会报错。
但是,这种报错本身就是无效的,你还需要merge之后再强行focus到 grid线上。
grid的本意是检查是否能够进行工艺生产,理论上来说,只要光照mask到达的精度,工艺就都能够生产。经常位移和锁定grid还有可能导致“空隙”的出现,所以为了防止这个问题,流版之前一定要merge全版,防止连接线断链。
但是已经merge的版图,它的相对间距已经是完全满足工艺标准的grid识别了,为什么cadence还会报错?
因为cadence定义的grid是绝对位置,而不是相对位置。这个时候,要么你把原点锁定到pin点来解决这个问题,要么全版强行focus到grid上。
但是,在工艺已经能够正常生产的条件下做这个事情,本身就是多余的。而且还会造成PDK编写困难的问题,毕竟三五组器件和Si线器件可不一样的,它的形状多变,在器件端会有更多的圆弧还有切角,以及各种tab的小旗子之类的。
所以,三五族线为了和Si线对标去做这个grid的定义本身就是很多余的事情,而且还会给自身的制程和PDK的编写造成问题。三五族的制程精度和Si比还是差的很远的,也远没有达到grid会影响mask精度的点上,更不用提超越mask精度去影响电性的问题了。本身模拟射频的版图器件数就少,不断连比grid重要多了,与其挪来挪去,不如索性不动。
因为设置了版图的grid之后,很多器件很难画,而且很多控件会自动锁定到绝对grid上去,导致相对grid反而难画了。

对于二者来说,电感都是一个比较难以全部控制在grid线上的器件,所以无论是Si线还是三五族线,都会把电感的grid线要求bypass掉,尤其是圆形电感的识别。
这个是个可选项的鸡肋,就只对小制程的Si线起点作用。
发表于 2023-3-1 16:00:30 | 显示全部楼层
我们老大说只要设置的精度比最小精度大就行
发表于 2024-7-22 10:04:05 | 显示全部楼层
学习了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 18:11 , Processed in 0.022258 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表