CMOS 3.3V工艺实现 5V IO 口保护

stefandIC

请教大佬们一个问题，在 CMOS 3.3V 工艺里怎么对 5v 的输出信号进行 ESD 保护，5v 电源的esd保护我已经做好了，但是使用 5V 的输出信号怎么对 avss 和 5v 同时做 ESD 保护，保证其对 avss 和 5v 都能过 HBM 2000V？我目前的想法是输出信号对 5V 对 avss 分别做电平移位 RC GGMOS ，但是这样版图面积开销太大了，想问问有什么更优秀的结构吗？或者有什么推荐的资料可以参考一下！谢谢各位大佬！

andy2000a

3.3V 如何耐压5v ?? 难道串接 MOS 管?

stefandIC

andy2000a 发表于 2019-6-28 13:07
3.3V 如何耐压5v ?? 难道串接 MOS 管?

恩，mos 管串联并工作在亚阈值区做电平移位到 3v

genehuang

啥叫电平移位？level shift吗？

stefandIC

genehuang 发表于 2019-6-28 16:34
啥叫电平移位？level shift吗？

就这个，我们公司这么叫它，一个 pmos 阈值大概 500mV,4个串联刚好在芯片正常工作时把 A 点电压限制在 3V 左右。

popfly51

3.3V 工艺做5V的输出信号，那就必须加你这个PMOS串联再输出，那高电平还有输出驱动能力吗？

andy2000a

stefandIC 发表于 2019-6-28 16:59
就这个，我们公司这么叫它，一个 pmos 阈值大概 500mV,4个串联刚好在芯片正常工作时把 A 点电压限制在  ...

其实3.3v 会分压 ,但是, 万一其中一个特性不一样, 会电压跨到其中一个. 其实一般 3.3v就当3.3v用, MOScascade 方式串虽然可行, 但, 不是好工作方式..否则FAB 工艺何必开发可耐高压LDMOS, 不果如果没法用5V那只能如此

andy2000a

stefandIC 发表于 2019-6-28 16:59
就这个，我们公司这么叫它，一个 pmos 阈值大概 500mV,4个串联刚好在芯片正常工作时把 A 点电压限制在  ...

这图有错吧 ..最下面那 BULK 接上面 VDD, 那最下面那MOSS-B 跨压会出事吧 , 除非

你赌junction breakdown 耐得住  ..3.3V   gate =3.3 ,  Vds 你要赌耐 ~5v ??

zygcd

andy2000a 发表于 2019-6-28 13:07
3.3V 如何耐压5v ?? 难道串接 MOS 管?

可以实现，用类似cascode的ESD结构，这个是很成熟的方案了。

love1226

PMOS加入WELL_Control