EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › Gvim中配置Systemverilog和UVM语法高亮

123 / 3 页下一页

楼主: Amaranwell

[解决] Gvim中配置Systemverilog和UVM语法高亮

[复制链接]

那就这样

发表于 2021-9-10 16:42:48 | 显示全部楼层

我还是没有成功

回复支持反对

martin_zheng

发表于 2021-9-14 12:06:58 | 显示全部楼层

感谢分享。

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复支持反对

bysg312

发表于 2021-12-8 09:13:47 | 显示全部楼层

不好用

回复支持反对

Andy126

发表于 2021-12-9 11:57:50 | 显示全部楼层

回复支持反对

猫猫猫

发表于 2023-4-20 09:26:21 | 显示全部楼层

感谢分享

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复支持反对

潛龍勿用

发表于 2023-4-21 09:12:20 | 显示全部楼层

感謝分享 3Q

回复支持反对

lixiaohui1215

发表于 2023-5-15 10:08:18 | 显示全部楼层

谢谢分享

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复支持反对

zhou19891227

发表于 2023-5-26 14:40:24 | 显示全部楼层

感谢，非常有用

回复支持反对

lixiaohui1215

发表于 2023-6-26 14:34:06 | 显示全部楼层

谢谢分享

回复支持反对

meistin

发表于 2023-6-26 16:08:27 | 显示全部楼层

navie 发表于 2019-8-30 13:46
这个只有 sv没有uvm

uvm就是sv语法

回复支持反对

123 / 3 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-12-27 07:46 , Processed in 0.025062 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[解决] Gvim中配置Systemverilog和UVM语法高亮

站长推荐 /2