为什么有时候一些uvm仿真的代码在questasim上面能跑，到vcs上面就出错了呢

lalala.

两种工具的仿真结果不一样的这种情况正常吗，好纳闷，明明在questasim上面能跑，到了vcs却不行，会报错

saipolo

这个正常，ieee标准中对于仿真事件的调度并不是都进行了规定，本质上标准就是各大厂博弈妥协的产物啊。标准没有明确规定那么必然对相同的代码不同工具解释存在差异，本人经验是mentor的仿真工具但凡跟vcs不同的地方一般跟cadence的ius是一致的。

gaurson

楼上解释的很好。