在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1667|回复: 4

[求助] xilinx和MATLAB联合仿真一个FIR滤波器,出错,求大神指导一下。

[复制链接]
发表于 2019-6-8 19:00:54 | 显示全部楼层 |阅读模式
1000资产
各个模块的配置按照UG948来设置的,一直弹出下面的错误,没有找到原因,请大神分析一下,感激
Details:
Encountered an unexpected error during Digital FIR block simulation.
Possible reason could be incorrect input or output port data type.
Please adjust the input port width or co-efficient width to
control output port type

Error occurred during "Simulation Initialization".

原理框图

原理框图
 楼主| 发表于 2019-6-9 00:04:16 | 显示全部楼层
想了解细节的可以直接问。
 楼主| 发表于 2019-6-11 21:07:53 | 显示全部楼层
没人搞过这类问题吗?
发表于 2019-6-14 08:31:45 来自手机 | 显示全部楼层
光这样问,别人也没法回答呀
 楼主| 发表于 2019-6-15 18:50:52 | 显示全部楼层
已解决,simulink和vivado环境变量出了问题。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 12:13 , Processed in 0.016612 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表