【已解决】physical compiler在哪个阶段使用？

yuan12456789 · 发表于 2019-6-5 10:17:50

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 yuan12456789 于 2019-6-5 17:07 编辑

请问物理综合在ASIC设计的哪个阶段进行？我了解到的流程是RTL、RTL仿真、DC逻辑综合、形式验证、ICC布局布线。。。。
没搞明白啥时候用physical compiler,求大神解答

haoshiyang · 发表于 2019-6-5 11:09:34

看来是新人啊，物理综合就是你最后的ICC布局布线。

yuan12456789 · 发表于 2019-6-5 11:35:35

haoshiyang 发表于 2019-6-5 11:09
看来是新人啊，物理综合就是你最后的ICC布局布线。

明白了，在虞希清那本《专用集成电路设计实用教程》上看到这样一段话：”IC compiler集版图规划、物理综合、时钟树综合、布线、成品率优化和签核修正于一体，能够达到很高的设计性能和提高设计工程师的生产率。IC Compiler将逐步代替JupiterXT、Physical Compiler和Astro，作为下一代物理设计系统，为RTL到GDSII的实现提供全面和收敛解决方案“

感谢大佬！

[求助] 【已解决】physical compiler在哪个阶段使用？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2