28/40nm工程lot投片细节求助~~~~

lijie5992373 · 发表于 2019-5-30 09:19:23

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

请请问下诸位大佬，设计公司最开始投的工程lot，device corner condition是怎样，基于什么原因定的这些condition，如下是我自己的理解：
1. 3pcs TT condition qual lot，1pcs CP debug，2pcs for qual.
2. +/- 3sigma FF/SS corner wafer for 验证.
3. Small corner 1~2sigma的wafer，这部分是必要的吗？后面可靠性只需要qual. TT wafer 还是small corner也需要qual过?
4. IO Corner/SRAM Corner/Core corner，这些是必要的吗？
以上，请诸位查缺补漏，有问题指出，谢谢！！！！

lijie5992373 · 发表于 2019-5-30 09:22:26

up up

[求助] 28/40nm工程lot投片细节求助~~~~

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1