spectre仿真，导入pwl文件

christ0426 · 发表于 2019-5-23 09:35:45

您需要登录才可以下载或查看，没有账号？注册

x

最近在做一个仿真，使用spectre流程，需要导入一个pwl文件作为负载，不知道如何导入。
请大家帮忙看看，有没有啥方法，多谢多谢

acging · 发表于 2019-5-23 10:18:54

analoglib调vpwlf，pwl file name填导入的pwl文件路径

wkp1992101 · 发表于 2019-5-24 19:05:04

第一遍仿真时，负载用一个从analogLib调的vpwl 例如V0，仿真后导出网表。将网表中对于的V0的部分替换成你的pwl路径即可。
注意请参考 V0的格式，将你的pwl文件格式改成与V0一致。将你的Vpwl文件的model名改我V0。

christ0426 · 发表于 2019-6-10 14:20:12

acging 发表于 2019-5-23 10:18
analoglib调vpwlf，pwl file name填导入的pwl文件路径

非常感谢，我尝试一下

christ0426 · 发表于 2019-6-10 14:21:42

wkp1992101 发表于 2019-5-24 19:05
第一遍仿真时，负载用一个从analogLib调的vpwl 例如V0，仿真后导出网表。将网表中对于的V0的部分替换成你 ...

非常感谢，我尝试一下，但是你这个方法相当于是修改netlist，是不是更适合于hspice仿真？如果是spectre(adexl)流程的话，我一下跑很多corner，都是自动根据电路产生netlist仿真的，这种方法还可以用么？

wkp1992101 · 发表于 2019-6-10 15:19:20

christ0426 发表于 2019-6-10 14:21
非常感谢，我尝试一下，但是你这个方法相当于是修改netlist，是不是更适合于hspice仿真？如果是spectre(a ...

adexl图形界面仿真的我没有试过，不过spectre提网表出来，用这种方法添加激励，仿真不同的corner倒是可以。

christ0426 · 发表于 2019-6-11 20:15:30

wkp1992101 发表于 2019-6-10 15:19
adexl图形界面仿真的我没有试过，不过spectre提网表出来，用这种方法添加激励，仿真不同的corner倒是可以 ...

嗯，是的；
你说的这个方法使用hspice会很方便，2楼网友回复的方式我也尝试了，可以使用。直接调用vpwlf这个激励即可。谢谢两位

1433056519 · 发表于 2022-12-5 17:22:30

楼主得到的PWL文件是正常的没有一个时间对应多个功耗的文件么

yangyansong521 · 发表于 2024-7-31 14:30:11

christ0426 发表于 2019-6-11 20:15
嗯，是的；
你说的这个方法使用hspice会很方便，2楼网友回复的方式我也尝试了，可以使用。直接调用vpwlf ...

二楼网友写的，需要对端口吗？我怎么总是失败

[求助] spectre仿真，导入pwl文件