设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FromVerilogtoSystemVerilog

12 / 2 页下一页

发新帖

查看: 2775|回复: 17

[资料] FromVerilogtoSystemVerilog

发表于 2019-4-26 00:33:48 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

FromVerilogtoSystemVerilog.PDF (163.6 KB, 下载次数: 114 )

回复

发表于 2019-4-26 10:30:09 | 显示全部楼层

Thanks

回复支持反对

发表于 2019-4-26 11:15:09 | 显示全部楼层

thanks

回复支持反对

发表于 2019-4-26 15:01:36 | 显示全部楼层

looks good.

回复支持反对

发表于 2019-5-8 19:56:41 | 显示全部楼层

Thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2019-5-9 17:40:22 | 显示全部楼层

GANX IE FEN XIANG ....

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2019-5-12 19:38:50 | 显示全部楼层

多谢分享。

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2019-5-12 20:26:10 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2019-5-13 12:18:01 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2019-5-13 13:47:33 | 显示全部楼层

谢谢分享，学习一下

回复支持反对

12 / 2 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-17 10:56 , Processed in 0.023095 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表