设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 【求助】仿真时调用analoglib库中的vsin，发现波形失真 ...
返回列表 发新帖
查看: 2373|回复: 6

[求助] 【求助】仿真时调用analoglib库中的vsin，发现波形失真严重，无法正常进行仿真

[复制链接]
AdamLeeCN
发表于 2019-4-11 16:33:41 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
在自己的CentOS中使用IC617对ADC进行仿真时发现性能很差，最后发现是因为analoglib中的vsin产生的波形ENOB只有8bit左右，并且可以在波形查看器中看到明显的失真。然而之前在redhat的5141进行仿真时，波形正常仿真结果也正常。使用的工艺库都是一样的，请问有没有大佬遇到这样的问题，知道该怎么解决...

redhat中5141的vsin波形

redhat中5141的vsin波形

centOS中IC617的vsin波形

centOS中IC617的vsin波形
回复

举报

totowo
发表于 2019-4-12 09:44:33 | 显示全部楼层
不可能的，你还是自己去找找电路的bug吧，比如你要看vdc输出的差分电压，如果你vdc的负端接的不是理想地
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

AdamLeeCN
 楼主| 发表于 2019-4-12 14:07:45 | 显示全部楼层


totowo 发表于 2019-4-12 09:44
不可能的，你还是自己去找找电路的bug吧，比如你要看vdc输出的差分电压，如果你vdc的负端接的不是理想地 ...


没有连电路...就放一个gnd，上面接一个dc=0的vdc，再接一个vsin（共模200mv，amplitude+200mv），测输出的电压直接出来就是这种波形...
回复 支持 反对

举报

z1314007
发表于 2019-4-12 22:24:21 | 显示全部楼层
让电路步长变小就可以了，比如旁边放个频率是这个正弦频率100倍的vpulse
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

AdamLeeCN
 楼主| 发表于 2019-4-13 09:56:14 | 显示全部楼层


z1314007 发表于 2019-4-12 22:24
让电路步长变小就可以了，比如旁边放个频率是这个正弦频率100倍的vpulse


你好，步长变小是什么意思，还请详细解释一下...
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

z1314007
发表于 2019-4-13 21:52:17 | 显示全部楼层


AdamLeeCN 发表于 2019-4-13 09:56
你好，步长变小是什么意思，还请详细解释一下...


描述有误，应是仿真步长
EETOP创芯人才网职位发布入口
回复 支持 1 反对 0

举报

nyazero
发表于 2024-6-7 15:18:11 | 显示全部楼层
tran option maxstep
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 11:44 , Processed in 0.019526 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表