在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 1510|回复: 4

在cadence用specterVerilog仿真时遇到问题

[复制链接]
发表于 2019-3-27 13:29:24 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
不知道这是什么原因,请求各位大佬帮忙解决一下
我用IC5141,安装了ius,在仿真过程中出现问题了,如图:
e681ee11a926c44cb14ea05efd01d8f.png
这是为什么?
发表于 2019-3-28 11:07:34 | 显示全部楼层
没有VERILOG-XL这个feature啊
回复 支持 反对

使用道具 举报

 楼主| 发表于 2019-3-28 13:13:18 | 显示全部楼层


   
shfeiwang 发表于 2019-3-28 11:07
没有VERILOG-XL这个feature啊


有的,可能是路径设置不正确?我有单独打开过

回复 支持 反对

使用道具 举报

 楼主| 发表于 2019-3-28 13:14:22 | 显示全部楼层


   
shfeiwang 发表于 2019-3-28 11:07
没有VERILOG-XL这个feature啊


有相关的解决方法吗?
回复 支持 反对

使用道具 举报

发表于 2019-3-29 11:34:32 | 显示全部楼层


   
xwyxwy 发表于 2019-3-28 13:14
有相关的解决方法吗?


论坛上都有cadence的全套lic的,找一个设置下就ok了
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-9 01:20 , Processed in 0.014231 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表