如何将SMIC的原始标准单元库转为cadence环境中使用的模拟库

hutushenxinxin · 发表于 2019-3-20 11:22:55

各位大拿们好，请教如下一个问题：
我在做一个SMIC130nm的工程，SMIC给的标准单元库是适用于数字流程的原始库，Cadence无法添加该库，请教如何将原始库转为可用在cadence环境里的库？下图是SMIC原始标准单元库里的文件，symbol文件夹下只有.sdb和.slib的文件，而SMIC的PDK里则是各个cell的文件(包含.oa文件)

maomao198477 · 发表于 2019-3-20 21:07:11

新手？？？？？？

lightpisces · 发表于 2019-3-21 16:30:31

把cdl导进去，然后create symbol from schematic
虽然电路连线很乱没法看，但是能用。

942627356 · 发表于 2019-3-25 14:06:10

1、你的cdl文件中可以生成schematic，如果cdl没有VDD VSSpin,那你就要在.subckt那行添加VDD VSS pin（finger width 没有的话，也记得加上，其值和w一样，不然LVS有错误）；
2、你的symbol文件夹中没有oa文件的话，可以自己在原理图上生成，这样一个一个生成会比较慢，但是你可以使用verilog文件的.v文件生成symbol，这一步和导入verilog文件差不多（记得加VDD VSS Pin）；
3、gds文件就可以生成版图了，用来对照生成原理图有没有错误；
（可以先导入一个INV试试，确定导入没问题了，就可以试试导入全部stdcell了）

[求助] 如何将SMIC的原始标准单元库转为cadence环境中使用的模拟库

站长推荐 /2