请教关于WPE Proximity Effect和DFM_options设置

kayd

想请教各位前辈几个问题，请知晓的前辈不烦赐教，谢谢！1.关于mos管WPE Proximity Effect的设置，lz用的是tsmc 55nm的工艺，在WPE Proximity Effect Cal. Method一栏中有4个选项，分别为off/auto/custom/PreSet，初始默认的是off，但之前lz一直设置的是Preset选项，因为之前在公司实习的时候被告知选Preset，但是后面做post-sim的时候发现这会造成mos Vth和DC偏置电位较大的偏移，主要是由于layout提取的mos WPE参数与之前设置的Preset有较大的差别，相对的在前仿的时候pmos选auto或者off，core nmos和dnw nmos选off，这样前后仿DC偏置偏移较小。不知道各位前辈在调用mos管时会不会更改WPE Proximity Effect的选项？以及选择某个选项的理由？
2.关于mos管DFM options的设置，初始默认的是minRule，但同样在实习期间被告知选DFM+Analog选项，所以一直选的是DFM+Analog, lz知道DFM是为了提高良率而设置的以及相对应有DFM rule，一般数字电路默认minRule即可，但不清楚DFM options的选择有没有特定的场合？以及DFM和DFM+Analog之间的区别？各位前辈在调用mos管时是否会去更改DFM options这个选项？
3.关于schematic中Mos的fingers及Multiplier与Layout中fingers及Multiplier不对应的问题(总的W=fingers*Multiplier不变)，通常为了省面积，很多Layout designer会更多的用fingers来代替Multiplier，但通常在schematic中不会将fingers设置的很大，而Layout中fingers很大是常见的，显然schematic和Layout产生了差别，导致了STI效应和WPE效应参数的区别，从而影响Vth，导致DC偏置电位偏移以及vdsat等参数的变化，在电流镜中也会产生电流镜电流的偏移的情况。这是否需要避免？或者干脆在schematic中基本都用fingers来表示？还是不省面积使Layout中的fingers和Multiplier与schematic中的一直？前辈们是如何来应对这个问题的？

kayd

开放性讨论，希望大家能分享自己的看法

nanke

顶贴，楼主问的也是我一直以来的疑惑。看看。

我之前的想法是尽量避开这些问题，1、仿真只用来验证和跑corner，不作为尺寸选取的主要参考依据，以后仿为准； 2、不使用最小尺寸设计。 3、调整电路M和fingger和finger length时尽量考虑版图摆法；

但总会遇到一些避免不了的极端情况，比如某个电阻面积太大，用和不用DFM相差一大块面积；比如MOS管工作在亚阈值区，比如上拉下拉要对称的，比如对寄生电容敏感的高速或高精度电路,；比如版图工程师和设计者的风格差别非常大的时候，这时候真希望能自己画版图。

因此，不重要的即使不完美考虑工作量忍忍算了，重要的地方厚脸皮让版图工程师反复修改。

hehuachangkai

前两个操作根本没有接触过，不知道。第三个我们是有rule限制的，如果版图f 和电路f 不对应，lvs就过不了，即必须保持一致。

hehuachangkai

我知道你的意思了。对于那些高阶效应，layout有一套对应的rule，如果打开选项，那跑lvs会出现很多错误，比如阱边距不够，比如没有dummy，或者匹配性能不好，或者管子距离不够等，然后layout人员会通知design修改。知道cad有写这么一套rule，但一般lvs好像都没有打开过，也没有layout反映过有什么问题，可能是layout自己比较牛，都知道这些处理细节吧。

totowo

layout里能画finger当然是finger啦LPE和WPE你可以在layout旁边多加dummy其实就可以改善的，你们可以对工艺先做个实验，看一般一要加到几个dummy时，离well边界间距要多少的时候这个误差可以忽略，以后在layout时注意一点就好了，就不用在前仿时过于敏感了。

liuzexue

好问题。
抛砖引玉简单谈谈我的看法。

1. 在前期仿真的时候，关于WPE我一般会关掉或者给定一个比较合理的值，因为auto设置出的值很可能和后提出来差异很大；一般核心管的尺寸会根据后提再进行一定的调整。
2. 我的一般选择是。数字电路使用minrule，一般的模拟电路使用DFM，重要的模拟电路用DFM+analog。DFM+analog相较于DFM的差别是会多出一个层，在查drc时会要求更严格，这样更有利于提高良率。当然，都使用DFM+analog对良率更好，只不过会耗费更多时间来修drc，也会增加面积，不一定是好事。
3. 对于普通的电路，我倾向于版图和电路完全对应，是多finger就多fingger，是多m就多m。对于匹配要求高的电路，比如电流镜，我们希望能使它们工作在相同的环境下，所以一般会在版图上将它们画成一个管子。这个时候schematic就会采用m，因为这样它们的属性就是完全一致的。

总之，我们的整体目标是使前仿尽可能接近后仿，只要是这个目的下的操作，就是相对合理的。

此系封

hehuachangkai 发表于 2019-3-21 18:17
我知道你的意思了。对于那些高阶效应，layout有一套对应的rule，如果打开选项，那跑lvs会出现很多错误，比 ...

您好，请教一下，这个开关怎么开呢？我现在在电路中设置了这些参数，但是layout 工程师告诉我即使layout的参数和电路设置的不一样也不会报错。

y_potato

liuzexue 发表于 2021-5-25 19:17
好问题。
抛砖引玉简单谈谈我的看法。

老哥专业!

suochuan121

好贴，希望能有大佬给个明确的解答