标准单元的版图

亭ting

请问有人知道，标准单元库中标准单元的版图应该怎么画吗？需要注意什么吗？好像所有的标准单元的高度要一致，然后还要有track和grid的限制？请问有人做过相关方面东西吗？请教一下啊！

shancjb

dingygisxian

maomao198477

找个fab提供的看看就明白了

jhdu

回复 1# 亭ting


    不难， 只要知道高度就行， 就是画的时候很蛋疼。

亭ting

回复 3# maomao198477


   是说看foundry提供的标准单元库里标准单元版图吗？

亭ting

回复 4# jhdu


   看样子，画过啊。有什么提点一下的吗，需要注意点什么，请大佬指点指点！

颜鹏飞

您好，
我觉得这样子讨论零零碎碎的，不好；
这类问题，找一本教材看看，更加系统全面；
比如：机械工业出版社出版的刘峰编著的《CMOS集成电路后端设计与实践》，其中有好几章专门讲述了标准单元的设计；
这本书在京东读书上有电子书，会员免费读；特别表扬百度文库提供了可免费阅读的电子书：https://wenku.baidu.com/view/dd6c0eb9482fb4daa58d4bd5.html

颜鹏飞

您好，
去后端设计板块转了一下，我才搞清楚您真正需要的是什么。
1，您并不需要设计用于自动布局布线的标准单元，您需要的只是画数字基本单元的版图，这些数字基本单元是模拟电路用的，将会用于手动布局和连线。
2，所以，您的问题属于模拟layout的范围，不是数字后端设计标准单元的内容。
3，我们模拟layout在画模块的时候，一般都是调入所有零散的单个器件，然后一个一个手动布局连线；但对于一些可以复用的单元，比如数字单元，它们重复性高，我们先将它们的版图画好，然后作为整体导入我们的模块，再和其他零散的器件一起布局连线。
抛砖引玉：
  那么，我们结合这些数字单元的特点，来尝试找到设计它们版图时需要考虑的问题。
数字单元的特点：
1，CMOS逻辑，大多是一个PMOS对应一个NMOS，PMOS和NMOS的gate常常需要连在一起；
2，为了共用阱，以及电源线和地线，版图上，常常将多个数字单元排在一起；
3，数字单元有输入输出等PIN脚信息；
4， ……
数字单元版图设计需要考虑的问题：
1，布局上，PMOS和NMOS上下相对，gate通过poly相连；
2，N阱和P阱自然居于上下，Ntap和Ptap自然居于上下，电源和地线自然居于上下；
3，考虑单元并排放置时，相邻位置的处理，注意边界处的阱，金属，有源区等；
4，高度的确认，要看你打算并排放置的这些单元中最高的那个，一般的话，如果含有D触发器、加法器等复杂一点的数字单元，因为它们的连线更复杂一些，所以它们需要的高度是最大的，其他单元高度向它们看齐。
5，连线和PIN的位置需要再考虑一下未来的走线空间。
6，“Ctrl+P”打上PIN脚信息，方便layout XL确认连接关系
7， ……

level90

track和grid是一定有限制的。你要考虑以后别人用你画的stdcell拼接画block的。
除了外侧guardring应该一样高，p+ n+也应尽量是同高的。实在做不到的中间还得做tap cell去填

北风1号

   

yanpflove 发表于 2019-3-16 09:14
您好，
我觉得这样子讨论零零碎碎的，不好；
这类问题，找一本教材看看，更加系统全面；

谢谢您