设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SystemVerilog for Design Second Edition
1234下一页
返回列表 发新帖
楼主: 爱吃油条

[资料] SystemVerilog for Design Second Edition

[复制链接]
johnwei
发表于 2019-5-20 15:43:22 | 显示全部楼层
学习学习
回复 支持 反对

使用道具 举报

发表于 2019-5-20 20:01:31 来自手机 | 显示全部楼层
useful text
回复 支持 反对

使用道具 举报

发表于 2019-5-20 20:01:55 来自手机 | 显示全部楼层
thank you
回复 支持 反对

使用道具 举报

发表于 2019-5-20 20:02:34 来自手机 | 显示全部楼层
more useful texts from eda
回复 支持 反对

使用道具 举报

发表于 2019-5-21 07:09:37 | 显示全部楼层
thanks
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

swfswf
发表于 2019-5-21 11:40:39 | 显示全部楼层
very good book
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

cacc
发表于 2019-6-9 16:03:30 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2019-6-14 13:08:15 | 显示全部楼层
good book.
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2019-6-14 15:49:11 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2019-8-1 11:08:24 | 显示全部楼层
谢谢分享，thanks
回复 支持 反对

使用道具 举报

下一页 »
1234下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-12 08:50 , Processed in 0.018149 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表