ESD power clamp 設計

mark1th11 · 发表于 2019-2-23 17:07:34

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 mark1th11 于 2019-2-24 20:06 编辑

想問一下下面2者power clamp各別的優缺點(2個的差別)，在設計和layout實現上需要特別注意什麼
感謝

powerclamp

qinyuwenzhu · 发表于 2019-2-26 16:22:16

A图的面积会很大的，一般都采取第二种结构

mark1th11 · 发表于 2019-2-28 23:08:53

回覆 2# qinyuwenzhu

請問為什麼設計起來面積會比較大呢?
感謝

andyjackcao · 发表于 2019-3-15 22:09:53

想問一下下面2者power clamp各別的優缺點(2個的差別)，在設計和layout實現上需要特別注意什麼
感謝
mark1th11 发表于 2019/2/23 17:07

登录/注册后可看大图

采用PMOS作为ESD器件或者采用NMOS器件作为ESD均是可以的；

这两个电路，需要结合具体的工艺来讨论会好；

通常来讲
PMOS器件不具备deep-snapback，因此采用PMOS来作为ESD器件，可以更加的均匀放电；
NMOS器件具备deep-snpback，因此采用NMOS器件作为ESD器件，需要避免NMOS器件的竞争触发问题；

考虑到PMOS的放电电阻比NMOS要大得多，通常PMOS会采用更大的面积；

aibbt · 发表于 2019-3-16 09:03:37

哈哈哈

mark1th11 · 发表于 2019-3-24 20:08:08

andyjackcao 发表于 2019-3-15 22:09
采用PMOS作为ESD器件或者采用NMOS器件作为ESD均是可以的；

这两个电路，需要结合具体的工艺来讨论会好； ...

學習了感謝

alex0405 · 发表于 2019-3-26 09:34:16

有关ESD问题可联系夏工：13823758859 专业从事ESD测试整改的

翔子zkx · 发表于 2019-4-25 19:37:20

1.这两个都是动态ESD保护结构，加反相器是为了防止误触发。
2.相同面积下nmos能力本来就比pmos强，所以pmos做ESD泄放管面积要大。

linda1518b · 发表于 2020-1-13 00:47:17

我的觀點:
A圖的話:發生ESD事件時，訊號會流過電容在電阻產生壓降(1)，接著用數位觀點看，通過反向器後，排放電流的MOS的Gate端會得到"0"的訊號，導致元件沒開啟。
B圖的話:由於是小電容，會濾高頻，使得沒壓降(0)，經過反向器後，MOS的Gate得到"1"，成功開啟元件!

fenlido · 发表于 2021-6-3 16:25:33

:):)

[求助] ESD power clamp 設計

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1