TetraMax 外加向量提高错误覆盖率 evcd

zjl840928

大家好：
关于TetraMax想要把覆盖率提高，但是测试模式下扫描链已经到极限，有一种方法是在normal模式下的仿真来提高测试覆盖率，即通过产生evcd文件的方案。
按照文档描述首先功能仿真产生evcd文件：$dumpports(testbench.dut, "filename.evcd");
然后Tmax脚本通过：set_patterns -external filename.evcd  的方法把功能仿真统计到整体的覆盖率中。


问题：
1. 有人实现过上述的方法么
2. 本人遇到问题：
evcd文件中仅记录了module的端口信号port的变化，实际module的内部逻辑的跳转并没有描述，如何统计并提高覆盖率？
function下的仿真是通过CPU执行hex文件来进行，并不是通过通过module的port的变化实现，这个地方没有不理解。


或者本人对上述流程理解错误，希望大牛指点，谢谢！

zjl840928

@ 版主，@管理员

zjl840928

本帖长期有效。

eda—wdy

最近也想了解一下这方面的信息，比如function pattern如何和scan pattern merge到一起

DFTer

个人浅见.
Synopsys Z01X flow 专门做这件事.

ATPG 要实现, 应该要能够 run fault simulation, 能将 functional pattern (只包含 input I/O pad 输入, 以及output I/O pad 比值) 进行 simulation, 反应出 internal pin faults 是否可以测.
要通过ATPG来推算functional pattern test coverage, 那么functional pattern要满足ATPG support的格式才简单, 就像ATPG write out patterns, 然后再读回来可以run fault simulation 一样.
比如说, functional pattern 有多少 functional clocks, 是否定义在test procedure中, I/O pad enables 是不是跟test procedures 一样? Sequential ATPG alogrithm能推算得出来?
ATPG pattern types 就那几种, 超出其范围的functional pattern 就更难推了, 这个Flow是很难走通的.

zjl840928

回复 5# DFTer

谢谢回复。进行过程中问题越来越多。1. 首先evcd（或者叫vcde）文件是有格式要求的，如下图：
   

                               
登录/注册后可看大图

但是function下生成的evcd文件不满足输入输出的格式，TetraMAX读入该文件会报错“input signal不能是pL... ...”
2. 原来以为只要芯片端口port的信号变化能引起芯片内部各个cell翻转TetraMAX就可以统计覆盖率，所以功能下我也是通过SWD的端口把code下载到flash中，然后复位后重新运行code的funtion功能，但是实际上感觉是不正确的：
   生成evcd文件大约有20000行，假定先不考虑evcd文件格式（手动把pL更改为pD，这样TetraMAX就不报错了），统计的fault coverage大约20%，但是手动删除仅剩下100行，统计的覆盖率没变!!!


所以TetraMAX是如何统计fault coverage的呢？

zjl840928

回复 4# eda—wdy

请问是自己感兴趣研究还是公司也有这方面的需要？

zjl840928

Synopsys’ Z01X fault simulation的流程有人实现过么，简单介绍一下呗，或者有没有相关文档，共享一下，谢谢

zjl840928

大家继续讨论啊

deepakec028

Thank you Very much