EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog典型电路设计_华为

1 23 / 3 页

楼主: 陆地巡洋舰

[资料] Verilog典型电路设计_华为

[复制链接]

wm1973

发表于 2020-9-10 17:05:30 | 显示全部楼层

好东西，多谢

回复支持反对

weberdece

发表于 2020-11-7 10:32:43 | 显示全部楼层

来参考一下大公司的做法

EETOP创芯人才网职位发布入口

回复支持反对

879361321

发表于 2021-4-1 17:36:15 | 显示全部楼层

thanks

回复支持反对

wang20100520

发表于 2021-4-7 12:02:22 | 显示全部楼层

谢谢

EETOP创芯人才网职位发布入口

回复支持反对

shikai_q

发表于 2021-11-17 00:08:50 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

国际米兰

发表于 2021-11-20 14:26:15 | 显示全部楼层

看看

EETOP创芯人才网职位发布入口

回复支持反对

leemw1106

发表于 2021-11-22 15:41:38 | 显示全部楼层

谢谢

EETOP创芯人才网简历投递入口

回复支持反对

dsg_hz

发表于 2021-11-24 13:45:30 | 显示全部楼层

what‘s this?

EETOP创芯人才网职位发布入口

回复支持反对

1 23 / 3 页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-17 03:06 , Processed in 0.027264 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[资料] Verilog典型电路设计_华为

站长推荐 /1