ESD IO 个人兼职，长期有效

mars0904

Part time IO Library design & ESD support
有对IO library（include verilog，timing lib，etc.），Custom ESD IO（高压，负压，high ESD level），whole chip ESD plan，ESD test，FA分析等相关需求，可与我联系。
熟悉7nm 12nm 22nm 28nm 40nm 55nm 130nm 180nm节点，finfet，CMOS，BCD，SOI等工艺。
联系方式 mars.chao@qq.com威信 lcmars0904
谢谢

mars0904

基本上大部分fab的工艺都流片做过
TSMC，三星，SMIC，GF，UMC,  东部，华虹，粤新，中芯宁波，积塔，新唐等等

通常做的IO library都是满足JEDEC标准
JS-001-2017，JESD22-A114F(HBM)   500V~8KV
JS-002-2018，JESD22-C101C(CDM)  250V~2KV
JESD78E(latch up)  100/200mA@25C/125C

IO library 一般跟fab包含的内容差不多，也可以包含verilog，timing lib的需求
input/output/inout digital IO，digital power/ground ，analog signal，analog power/ground，power cut 等
可以增加一些其他的feature
比如Fail-safe掉电保护，Tolerance高压容忍，Bus Keeper数据保持，Open drain等

Customed IO 一般都是定制化的ESD IO，
多为高压IO（5V, 8V, 12V, 40V），负压IO，正负压IO，或者是针对现有的IO进行缩减面积，减小寄生电容等
也可以是SCR的定制


产品中ESD&LU失效，可以针对失效原因提供相应解决方案

也可以针对finfet工艺的perc进行support

mars0904

mars0904

mars0904

mars0904