RISC-V 深圳岗位 岗位

hamy

有意向看机会的可以发简历到hamy@hibohr.com
或者添加微信：18217422615 沟通下 ，谢谢





RTL 设计工程师
为公司基于RISC-V CPU内核的机器学习ASIC芯片设计RTL
- 优化芯片的时钟及功耗
- 为模拟仿真过程中的芯片功能性调试提供支持
- 为RTL设计编写计时和功耗限制

岗位要求：
- 电子、计算机、物理、数学等相关理工科专业，硕士或博士学历
- 具备使用System Verilog进行RTL设计的经验
- 良好的Python/Perl/Tcl脚本编写能力
- 具备功耗优化相关知识
- 对RISC-V指令集、CPU体系架构、存储器分级体系有所了解将优先考虑
- 英文听说读写能力熟练
- 优秀的学习能力、责任心和团队协作能力
- 有跨地域、跨语言协作经验的优先考虑
】

招聘职位：
设计验证工程师

工作地点：
深圳

主要职责：
我们期待优秀的ASIC验证工程师加入我们，对芯片的设计实现进行验证。作为一家充满活力的技术导向公司，我们认为这一岗位将有机会对公司产生重要影响。具体的工作职责包括：
- 应用先进的芯片验证方法和技术，对芯片的设计、架构及微架构进行验证
- 定义验证范围，支撑验证框架架构开发工作
- 协同公司芯片架构工程师、设计工程师、软件工程师，共同完成验证目标

岗位要求：
- 本科以上学历，硕士、博士更优；电子、计算机、物理、数学等相关理工科专业
- 具备使用随机激励、功能覆盖、基于断言验证方法的经验
- 具备使用C++或SystemVerilog的面向对象编程能力
- 对主流设计及验证工具（VCS 或相近仿真工具、Debussy、GDB等调试工具）及方法（如UVM等）有所了解
- 善于进行调试验证和找寻复杂问题的解决方法
- 英文听说读写能力熟练
- 优秀的学习能力、沟通能力、责任心和团队协作能力
- 有跨地域、跨语言协作经验的优先考虑

C_handle_R

请问公司名称是？