在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: xuleiwx

[原创] CMOS模拟集成电路版图设计与验证-基于Cadence Virtuoso与Mentor Calibre

[复制链接]
发表于 2019-5-6 16:42:45 | 显示全部楼层
thnak
发表于 2019-5-6 17:52:00 | 显示全部楼层
thnak
发表于 2019-5-16 12:11:40 | 显示全部楼层
谢谢
发表于 2019-5-30 17:19:54 | 显示全部楼层
好东西,谢谢
发表于 2019-5-31 08:46:51 | 显示全部楼层
多谢分享
发表于 2019-6-2 23:25:41 | 显示全部楼层
学习学习
发表于 2019-6-3 14:34:43 | 显示全部楼层
谢谢分享
发表于 2019-6-3 14:57:45 来自手机 | 显示全部楼层
interesting
发表于 2019-6-3 14:58:09 来自手机 | 显示全部楼层
thank you
发表于 2019-6-4 11:11:53 | 显示全部楼层
给力啊,楼主
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-21 22:23 , Processed in 0.021861 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表