在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9249|回复: 14

[求助] LDO给数字内核供电,如何满足ir-drop

[复制链接]
发表于 2019-1-7 15:06:00 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大家好:     是这样的,做一个数模混合的芯片,所有IO中只有 一对电源IO,这对电源IO给模拟部分供电,数字部分由LDO的输出供电,那么对于整个数字模块只有LDO输出一个供电点的话,远端的IR-drop可能会有问题

请问大家有没有什么好的方法能满足数字模块的IRdrop分析。
 楼主| 发表于 2019-1-7 16:30:55 | 显示全部楼层
顶起啊,不要沉。。。。
发表于 2019-1-7 17:09:58 | 显示全部楼层
连给数字供电的PAD都没有吗?这个芯片很小?
 楼主| 发表于 2019-1-7 18:01:44 | 显示全部楼层
回复 3# haoshiyang

你好 , 这个设计没有给数字供电的PAD,数字是直接由LDO供电的,数字的规模并不大
发表于 2019-1-8 09:24:27 | 显示全部楼层
有这个考虑,难得,
1. LDO 供电电流,数字 power的VDD 和 GND 走线电阻是可以准确估算的。
2. 若仍然担心,可以做做LDO的版图优化
a. 比如放在数字电路比较近且 中间位置==》IR/2
b. 电压反馈点也可以选择 数字layout的中间位置。。
希望能帮到你。。空白位置放 decap。。
 楼主| 发表于 2019-1-8 09:52:59 | 显示全部楼层
回复 3# haoshiyang


   你好 昨天没有说清楚,是core limit的设计,是没有给数字供电的键合IO ,如果这个pad不封装键合的话,可以自己加一些io
 楼主| 发表于 2019-1-8 10:01:05 | 显示全部楼层
回复 5# TianBian365

谢谢你的帮助建议,
目前的情况是由于布局的一些要求LDO的位置已经确定,我想通过多加一个RDL层来改善电源网络的性能,不过尚不知具体能有多大帮助。

或者在想在芯片四周增加数字powerPAD,封装时通过键合丝 将这些pad和LDO输出连接起来,LDO上有钝化开窗。不知道这个想法可行不?
发表于 2019-1-21 08:43:24 | 显示全部楼层
你的数字power network中有没有power switch?如果有的话,可以增加power switch 的数量来降低IR drop
如果没有power switch,可以把供电点的位置尽量靠近数字电路部分power 的中间位置,平衡数字部分power 的分布
发表于 2019-1-21 10:41:15 | 显示全部楼层
数字部分多大? 小的话不用考虑什么IRdrop
发表于 2021-5-27 09:13:25 | 显示全部楼层
power switch 具体指什么
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 12:58 , Processed in 0.022050 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表