dft timing

fangwang85

创建虚拟时钟  create_clock -name forcePI_wft1  -period   100  -waveform  {0 1} 约束input端口
创建scan clock  ，  create_clock  -name scan_clock_wft1 -period 100  -wareform {45 55}  [get_ports scan_clock]
设计中存在逻辑单元OA ,  OA/A2 接input端口  ，OA/B0接scan clock。  OA单元查clock  gating hold  time  0

clock forcePI_wft1 (rise  edge)    0
clock network delay   0
input extenal delay  0
spi_ss  (in)          0
.....
U4325/A2         0.57
data arrival time   0.57


clock scan_clk_wft1'  (fall edge)    45    45
clock network delay   0                           45
.......
U4325/B0                                               45


slack  (VIOLATED)                         -44.43


这种路径还有很多，都是OA 逻辑单元查clock gating hold time的，我想请教下，这些path是否有必要查？