|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
BDA spice =AFS
mentor 买下BDA , 不过好像用人不多, 话说 bda 算 spice 跟 fast_spice adit 不同 , mentor AE 只说能 hdl+spice .
但实际上会如何跑? 关於 HDL 从 vcs ncsim modelsim 都能. 现在 verilog 很多是 system verilog 写一堆 test bench .
但 analog simulator 如何跟 digital simulator 如何分工? 不过 关於 cosim资讯不多 . example 不论 spice_top
hdl_top 都能跑起来 . 但 whole chip 一堆问题 . 一来是 afs 会先读 netlist 自己产生
_ams_netlist
但是 a2d d2a adit 会在 aditVpi 使用
// adit xxx command 宣告
那 afs ?? 完全问不到
afsams -digital_sim ncsim xxx -CRbasic \
xxx.v -analog xxx -analog_end
但我跟本没有 verilogAMS 为何非宣告跟 verilogA 可惜adit 被mentor 买後应该 , 感觉mentor 没很积极
那BDA SPICE 外还个 eldo 定位不就跟bda充, 另外 mentor 帮帮忙吧
level 49
level 66
一定要都能使用好吗 .. |
|