LVS问题，如何滤掉电路图中的电流表

chunnuan0 · 发表于 2023-8-2 10:44:33

账户已登录发表于 2018-12-13 09:17
回复 14# qq576932636

把两边的net connect到一起在block阶段可以，但是假如顶层内包含的好些个block里面 ...

请问下这个connect到一起，具体是什么写法

janie_li · 发表于 2023-8-23 16:31:47

请问这个设置LVS FILTER I SHORT可行吗？想知道是否对比过cdl网表和layout网表，我今天刚好遇到一个类似的，是cdl有imonitor，只是作为仿真节点，我用的是LVS FILTER V SHORT，不知道跟你这个是不是一样。虽然过了几年了，希望你还能有点印象

dreamflying61 · 发表于 2023-10-7 14:57:10

czz. 发表于 2023-4-7 16:19
网表注释掉不就好了

注释掉会是open的状态，如果这种器件多，也很麻烦！

dreamflying61 · 发表于 2023-10-7 15:21:23

Siman2000 发表于 2020-10-13 14:45

请教下，vdc是电压源，为啥要short两端节点？我的理解是应该open呢。

C7cgff · 发表于 2023-12-8 15:16:10

include里加 LVS FILTER iprobe short

xd_HR · 发表于 2023-12-21 14:46:33

慕斯发表于 2022-11-7 15:23
和电流源一样的操作，add一下就可以了

导出的netlist显示还是断开的两根线

xd_HR · 发表于 2023-12-21 14:59:05

xd_HR 发表于 2023-12-21 14:46
导出的netlist显示还是断开的两根线

可以了

short(PLUS MINUS)
确认可行

[求助] LVS问题，如何滤掉电路图中的电流表