EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 80 81 82 838485 86 87 88 ... 184 / 184 页下一页

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

[复制链接]

Cruisers

发表于 2021-1-21 18:51:43 | 显示全部楼层

康康

回复支持反对

iself

发表于 2021-1-21 23:23:10 | 显示全部楼层

这个是什么操作？

EETOP创芯人才网职位发布入口

回复支持反对

shaolong8888

发表于 2021-1-28 11:10:16 | 显示全部楼层

学习一下

回复支持反对

stefanie_wang

发表于 2021-2-6 22:54:22 | 显示全部楼层

谢谢up主的分享

EETOP创芯人才网职位发布入口

回复支持反对

lavertyabq

发表于 2021-2-7 16:04:46 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

棍子同学

发表于 2021-2-7 17:14:19 | 显示全部楼层

感谢分享

EETOP创芯人才网职位发布入口

回复支持反对

klj794007568

发表于 2021-2-25 17:17:00 | 显示全部楼层

想看

EETOP创芯人才网简历投递入口

回复支持反对

Tasix

发表于 2021-3-2 09:35:40 | 显示全部楼层

感谢分享，先学习了

EETOP创芯人才网职位发布入口

回复支持反对

李进

发表于 2021-3-3 10:17:14 | 显示全部楼层

kankan

EETOP创芯人才网简历投递入口

回复支持反对

squirel_

发表于 2021-3-3 23:56:41 | 显示全部楼层

感谢

回复支持反对

1 ... 80 81 82 838485 86 87 88 ... 184 / 184 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-15 22:54 , Processed in 0.023265 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

站长推荐 /1