pipeline ADC 采样开关的尺寸如何确定

xidianmhp

pipeline ADC 采样开关的尺寸如何确定？导通电阻控制在十几到 20欧姆？导通电阻偏大，会影响线性度？应该有个最优值，电荷溃通与泄露效应与非线性电阻的权衡？

nanke

回复 1# xidianmhp


   看到你发了不少帖子，建议还是多看论文找答案，再就是把所有能找到的方案拿出来对比。
回答的不一定正确：

（1）开关电阻要做多小是要靠计算，然后仿真优化的，不同速度精度输入摆幅要求不一样，不需要overdesign；

（2）非线性包含两个方面，一是RC常数，R随输入变化导致的采样时刻的偏差，二是注入电荷随输入电压变化带来的非线性。前者希望开关尺寸尽量大，后者希望开关尺寸尽量小。

（3）我知道的采样开关有CMOS开关，bootstrap开关，MOS开关串联一个固定的小电阻。

xidianmhp

比如采样开关，个人感觉是虽然使用了cmos boost开关，其导通电阻仍然随输入信号的微小变化，导致电流流过开关后，产生voltage error ，如同开关管对地产生的非线性电容一样（采用衬底的动态偏执来减小采样开关对地的可变电容），产生电流的非线性，导致在采样开关上voltage error 最终使采样电容上的电压产生error，导致采样偏差，由此导致开关的非线性，
  你所提到非线性电阻导致RC这个问题，我认为只要RC常数足够小，对于不是很高速的AD ，time skew不是问题。这个不会造成非线性，对于SHA-less AD，而且RC常数的变化，只要在校正范围之内即可，
     个人认为采样开关的大小应该是非线性电阻，非线性电容，溃通与泄露电荷的均衡考虑，

asdsda

开关一般采用MOS管，导通电阻R和采样电容的C的乘积RC的值在运放的建立时间之前稳定就好了。但是这个前提是采用bootstrap保证你的输入Vgs恒定。后面的还是要通过仿真来看