设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verilog实现可综合的除法器

12 / 2 页下一页

发新帖

查看: 5261|回复: 10

[资料] verilog实现可综合的除法器

发表于 2018-10-4 15:40:47 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

见附件，代码是贴图的。仿真跑过，能用。

Verliog如何用减法实现可综合的除法器.pdf (416.77 KB, 下载次数: 214 )

回复

发表于 2018-10-4 17:46:31 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-10-4 19:34:18 | 显示全部楼层

回复 1# jinbo_alty

多谢

回复支持反对

发表于 2018-10-4 20:12:20 | 显示全部楼层

回复 1# jinbo_alty

xuexixuexi

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-12-11 14:54:40 | 显示全部楼层

多谢多谢多谢多谢

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-12-18 14:05:03 | 显示全部楼层

写的有错误

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2019-9-20 15:49:47 | 显示全部楼层

多谢分享！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2020-1-13 16:32:35 | 显示全部楼层

参考一下。

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2021-3-22 13:14:34 | 显示全部楼层

good ！！！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2021-3-25 16:56:12 | 显示全部楼层

thanks for sharing

回复支持反对

12 / 2 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-22 23:53 , Processed in 0.022331 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表