设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 最新freescale(飞思卡尔)Verilog HDL规范(coding style) ...

1 2 3 4 567 8 9 10 ... 11 / 11 页下一页

发新帖

楼主: shawkle

最新freescale(飞思卡尔)Verilog HDL规范(coding style)

发表于 2008-7-27 23:05:07 | 显示全部楼层

谢谢版主～

回复支持反对

发表于 2008-7-28 14:27:38 | 显示全部楼层

备用~

回复支持反对

发表于 2009-1-12 11:01:41 | 显示全部楼层

can not download

回复支持反对

发表于 2009-1-12 11:37:49 | 显示全部楼层

freescale(飞思卡尔)Verilog HDL规范, thanks a lot

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2009-1-12 13:44:19 | 显示全部楼层

thanks,

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2009-1-13 14:00:10 | 显示全部楼层

who can provide other freescale IC specification?

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2009-1-13 20:52:24 | 显示全部楼层

多谢谢了

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2009-2-25 19:52:11 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2009-2-28 21:13:56 | 显示全部楼层

谢谢分享哈哈

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2009-3-5 16:08:00 | 显示全部楼层

dddd

ddddddddddddddd

回复支持反对

1 2 3 4 567 8 9 10 ... 11 / 11 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-16 06:32 , Processed in 0.022699 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表