设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › Bond Pad Design With Low Capacitance in CMOS for RF ...

1 234 / 4 页下一页

返回列表发新帖

楼主: semico_ljj

Bond Pad Design With Low Capacitance in CMOS for RF Applications(2007)

发表于 2009-3-17 09:21:23 | 显示全部楼层

Thanks!!!

回复支持反对

使用道具举报

发表于 2009-3-18 00:46:47 | 显示全部楼层

IEEE paper !!

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-3-28 18:23:52 | 显示全部楼层

IEEE ELECTRON DEVICE LETTERS

回复支持反对

使用道具举报

发表于 2009-6-30 10:34:41 | 显示全部楼层

thanks for your information..........................
thanks..........................................................

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-11-26 21:16:33 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-11-28 13:55:35 | 显示全部楼层

O(∩_∩)O谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-12-12 13:28:39 | 显示全部楼层

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-12-29 19:42:23 | 显示全部楼层

kanakn

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2009-12-30 13:13:48 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-6-18 10:23:26 | 显示全部楼层

xiexiel a a a

回复支持反对

使用道具举报

1 234 / 4 页下一页

返回列表发新帖

关闭

站长推荐 /1

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-14 02:11 , Processed in 0.016386 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表