请问90度的移相怎么做

cat-floating · 发表于 2006-9-13 16:40:18

时钟取反，然后作为en。

yinchyang · 发表于 2006-9-13 16:45:32

hehe
maybe we have no good way using pure logic circuit,
If the period is not big, you can delay the clock signal to generate 90# phase signal.

braveness · 发表于 2006-9-14 13:39:16

感觉你说得对阿

mryu · 发表于 2006-9-14 14:20:58

Hilber transform

thisman · 发表于 2006-9-14 14:55:02

能否用RC电路来调整?

goodhope · 发表于 2006-9-17 20:33:19

数字方法能做倍频?
用MUX选几个BUFFER LINE,在把DELAYED的时钟拿回去和原时钟比较来作为MUX的选择线?

sarum · 发表于 2006-9-18 17:18:39

提示: 作者被禁止或删除内容自动屏蔽

zhaoxin621 · 发表于 2006-9-21 09:56:31

使用FPGA内部的 DCM时钟管理模块我前一端时间刚用过~ 非常好

sarum sarum 当前离线积分 43 头像被屏蔽	发表于 2006-9-18 17:18:39 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
sarum sarum 当前离线积分 43 头像被屏蔽	EETOP创芯人才网简历投递入口
	回复支持反对举报

回复 #10 ameicjm 的帖子