设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › systemverilog专题：SV for design & SV for verificati ...
123
返回列表 发新帖
楼主: kevin_gene

systemverilog专题：SV for design & SV for verification

[复制链接]
dubu113
发表于 2011-1-26 19:10:55 | 显示全部楼层
thanks very much
回复 支持 反对

举报

dubu113
发表于 2011-1-26 19:12:45 | 显示全部楼层
need money
回复 支持 反对

举报

hawaii_e
发表于 2011-2-11 17:14:49 | 显示全部楼层
thanks！！！
回复 支持 反对

举报

hawaii_e
发表于 2011-2-11 17:22:06 | 显示全部楼层
thanks！！！
回复 支持 反对

举报

wangjunweiair
发表于 2011-2-11 23:34:02 | 显示全部楼层
dddddddddddddddddddddd
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

noya
发表于 2011-2-12 12:31:23 | 显示全部楼层
下来一看
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

noya
发表于 2011-2-12 12:38:33 | 显示全部楼层
看看再说
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

cmmjava
发表于 2024-4-4 14:01:15 | 显示全部楼层
感谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

binnq
发表于 2024-4-10 17:01:58 | 显示全部楼层
感谢
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 13:09 , Processed in 0.018903 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表