如果把FPGA大全部用户IO口用完可以吗？

xzffff · 发表于 2003-8-21 10:45:23

您需要登录才可以下载或查看，没有账号？注册

×

或者只留几(<10)个，可以吗？
里面的逻辑单元用了将近70%

jackzhang · 发表于 2003-8-21 10:56:34

可以，我的逻辑99% I/O 100% 都可以（xilinx spartn2 200)

palladium · 发表于 2003-8-21 11:09:08

70%当然可以了。我用过98%,VIRTEX,但可能布线要多布几次,可能
布不通.

xzffff · 发表于 2003-8-21 11:26:41

我担心的是用户IO口用得太多，会不会使得FPGA不稳定？
我用的是ALTERA的ACEX1K系列。

sunds99 · 发表于 2003-8-21 14:24:37

只要定时分析没问题，不会不稳定的。

xzffff · 发表于 2003-8-21 16:36:36

多谢各位dx

yzguanzh · 发表于 2003-8-26 19:45:03

完全可以，但如在板改变设计，就会有时序不合理而无法改的问题了

账号		自动登录	找回密码
密码			注册

站长推荐 /1