在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4863|回复: 5

请教高手关于XIlinx FPGA的问题

[复制链接]
发表于 2007-9-20 19:43:49 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问各位高手,采用Xilinx的配置ROM通过串行模式对FPGA进行配置的情况下,上电后ROM中的程序下载到FPGA后是否会产生一个配置完成的信号,能不能利用它作为FPGA的RESET信号?
发表于 2007-9-24 23:33:33 | 显示全部楼层
我做过Altera FPGA的PS模式配置设计,据我所知,Xilinx的FPGA和Altera的类似,在配置成功后都会有一个CONFIG_DONE信号变高,可以通过一定的逻辑采样这个信号的上升沿作为FPGA的异步复位信号,注意满足复位时序要求。
发表于 2007-10-9 19:50:30 | 显示全部楼层
确实是有一个DONE信号的,你可以看下所使用的Xilinx FPGA的芯片使用和参数手册哈 ,上面应该有很详细的配置信号与管脚说明的,我记得我做的那片V100的片子就是在配置结束后在DONE管脚产生一个边沿脉冲信号,所以如果你使用的串行模式并且是边沿敏感复位的话肯定是可以的!
 楼主| 发表于 2007-12-2 23:50:46 | 显示全部楼层
多谢二位!
发表于 2007-12-5 18:00:08 | 显示全部楼层
学知识了
发表于 2007-12-6 14:44:34 | 显示全部楼层
xilinx的DONE引脚表示配置完成,CF#引脚是重新配置。也就是重新将PROM的程序下载到FPGA内部
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 23:21 , Processed in 0.016925 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表