pll的相躁仿真

tsay · 发表于 2007-9-15 17:58:24

您需要登录才可以下载或查看，没有账号？注册

x

相躁图在带宽后面会有很大的上翘的尖为什么会这种情况呢是spur还是cp的各种效应照成的？？

tsay · 发表于 2007-9-15 18:59:14

只是几十m的pll 其他指标都还可以 1m的时候有70dbc 就是后面有个很大的向上翘的尖不知道为什么有没有遇到同样问题的谢了

swicap · 发表于 2007-9-15 22:09:44

不清楚你的尖是什么样的，
如果是在带宽处phase noise的psd向上翘，
那是pll的jitter peaking引起的，或者说是pll环路zero引起的。
l

tsay · 发表于 2007-9-16 20:42:18

终于有人来解答了：）
是在带宽后面很大幅度的上翘隔段频率就有是怎么造成的呢？

tsay · 发表于 2007-9-18 19:11:38

忘了说了是用spectre仿的
怎么没有人呢

naresddin78 · 发表于 2007-9-18 22:39:52

phase noise在带宽处上翘，是因为pll环路设计的相位裕度不够

liuliu7812 · 发表于 2007-9-18 22:46:14

对的，楼上说相位裕度的问题，其实我在测试的时候遇到过这样子的情况，
有的时候CP受到数字电路的干扰或者PLL内部有些模块出现微振荡，也可能的。
如果是用spectreRF仿真出来，留意一下你的bias电路：）

tsay · 发表于 2007-9-18 23:46:12

带宽处有点轻微上翘主要的问题是带宽后面隔一段频率就会出现很一个大幅度的上翘看起来就是很大的尖不是象vco仿出来直接往下掉

swicap · 发表于 2007-9-19 00:32:38

如果是环路参数有问题相位裕度不够，不会每隔一段频率就有一个上翘，
reference spur 倒是有可能，看看是在ref频率整数倍吗?
你可以把你的截图发上来

原帖由 tsay 于 2007-9-18 23:46 发表
带宽处有点轻微上翘主要的问题是带宽后面隔一段频率就会出现很一个大幅度的上翘看起来就是很大的尖不是象vco仿出来直接往下掉

tsay · 发表于 2007-9-19 21:37:57

高见！的确是在ref整数倍之前也怀疑过
请问怎么去抑致spur啊

原帖由 swicap 于 2007-9-19 00:32 发表
如果是环路参数有问题相位裕度不够，不会每隔一段频率就有一个上翘，
reference spur 倒是有可能，看看是在ref频率整数倍吗?
你可以把你的截图发上来

站长推荐 /2