在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 13042|回复: 14

[求助] PEX 提寄生参数遇到的问题

[复制链接]
发表于 2018-9-25 04:26:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我用的是TSMC40的工艺.目前我用nch_dnw来做layout,目的是把nch_dnw优化成一个rf管. 现在已经优化完成然后做PEX时遇到了问题.我用的是gate_level的设置然后提完参数据很差. 然后我在厂商提供的XCELL文件里加入nch_mac* 之后数据就会很好。
我看了XCELL文件的目的是用于把rf管关进黑箱里只提以外的RC,
我的nch_dnw提参结果会出现很多nch_mac(nch_dnw变成了nch_mac)的部分, 在我改完XCELL之后虽然也会出现nch_mac但是passive的部分好像少了一点.
请问我能不能改厂商提供的XCELL文件? 那个个结果是准确的?
发表于 2018-9-26 15:38:29 | 显示全部楼层
不是很理解你说的是什么,RF管是有专门的版图和模型的;如果用FAB提供的RF管和模型,至少在T的流程里面,抽取的时候是BLOCK的,因为模型会包含部分RC参数,如果再次抽取就重复了;而且,器件本身因为multi finger带进来的效应参数,PDK里面会提供的,抽好RC后,走calibre vier反标的方式,就会带这些器件参数了。

如果自己拿逻辑管子做RF器件,而没有专门的RF的PDK,我觉得是很难准确的。RF的器件模型和逻辑的器件模型不是一个做法的。
 楼主| 发表于 2018-9-26 17:13:48 | 显示全部楼层
回复 2# andyfan

多谢了, 昨天和导师验证了不能用nch非RF管优化到PDK 给的RF管. TSMC 也让直接用nch的RF管请问“走calibre vier 反标的方式“ 是什么意思. 以之前添加post layout simulation就是用 config 或者在Environment->Switch view list里加 “calibre”.
发表于 2018-9-26 17:21:39 | 显示全部楼层
dnw的mos仿真模型和没有dnw的一样,没有区别。一般RF的器件都是用PDK库里面的,RF器件的spice模型都包含了内部寄生,如果用普通的mos做版图会重新提一次所有的寄生参数。
发表于 2018-9-26 20:01:29 | 显示全部楼层
回复 3# Suriyel


   你调用一个RF CMOS的管子,然后输出网表,后面会带有各种效应参数,SA/SB/SCA/SCB这些,一大串。但提取寄生RC后,因为RF CMOS是BLOCK的,这些就都消失了,要反标回去才能带这些参数进行仿真。
   普通的MOS管,后缀带MAC的,也一样会输出,但抽寄生的时候,会按实际版图情况抽取这些参数。所以直接用抽寄生的网表直接仿真即可。

   40nm的工艺,因为有很多的器件效应,标准的BSIM4模型是不支持的,所以要通过子电路模型的方式去实现,就是你PDK里面看到的nch_mac,而普通的nch是不包含一些效应的。到28nm,就只提供_mac的选择了。
 楼主| 发表于 2018-9-27 00:30:57 | 显示全部楼层
回复 5# andyfan


谢谢~问题解决了, 就是要调LDE 网标的东西一个nch不能调, mac可以
 楼主| 发表于 2018-10-1 22:59:34 | 显示全部楼层
回复 5# andyfan


兄弟, 请问你知不知道怎么把PEX calibre生成的netlist 导入 ADS中?
发表于 2018-10-19 17:39:27 | 显示全部楼层
回复 2# andyfan

请问非RF得device模型里面不含device自身的寄生参数吗?
发表于 2018-10-19 17:44:26 | 显示全部楼层
回复 5# andyfan

请教一下大神:

那是不是我故意拉开cont和poly之间的距离,拿掉一些source or drain端的cont是不是仿真都能体现出来?
那么问题就来了,做ESD的DIO现在基本都是细长一条(叉指状),那么提出来M1到diffusion的阻值会是欧姆级别,这样仿真出来的结果就会和前仿差异很大,该怎么解决呢?我们拿了foundry提供的IO仿真二极管结构的layout也是前后仿差异很大,该怎么办呢
发表于 2018-10-19 21:09:22 | 显示全部楼层
回复 9# 账户已登录


   不止是RF这样,类似于电阻,MOM电容这些,都是BLOCK的,不会再额外进行抽取。具体有哪些,一般对照模型和LVS的文件是可以看出来的,每家FAB略有不同。
    你说的拿掉CONT之类的,如果在一个很靠谱的FAB提供的设计文件来说,是这个样子的,比如TSMC的DFM里面就专门有CONT PLACEMENT的效应。但实际上很多其他的FAB都没很准确的提供这些模型,所以这也是为什么很多FAB只能做T LIKE,然后接转单这种,就是因为提供不了这些准确设计需要的相关文件。如果在没有任何其他流片经验的前提下,你直接用国内某些FAB提供的设计文件,并量产成功40nm及以下工艺的产品,我只能说你运气实在太好了。(比如国内的S家,40nm类似于rounding effect,包括前面说的cont placement这些都是没有提供的,当然类似LOD/WPE/PSE/OSE这些相对标准的还是提供了,但需要LVS和模型配合提供的,就基本是缺失的),后端的itf文件,你和T的比较一下,也实在是简陋的可笑。
    你说的ESD前后仿的问题,在没确定理由的情况下,还是要选择相信后仿真。至于因为ESD的大电流造成前后差异大,可以试着在前仿真挂上一些预估的小电阻来看看能否解决。另外也要看FAB是否提供了专门的针对ESD的器件模型,比如T会对二极管专门提供后缀HIA的模型,就是专门针对ESD的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-7-13 00:26 , Processed in 0.071469 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表