AMS仿真中的connectLib问题

BlackAnalog

学习了！

不负时光

谢谢

mao_9270

请问一下你的conect.lib是怎么添加到libmanager中去的呢？

mao_9270

你好，请问你这个connect rule是怎么弄的呀？

howgoods

无论如何改，   都有错，请大家帮助

Verilog Syntax Tree: register declaration (VST_D_REG) in module connectLib.L2E_2:module (VST)
        File: /home/xyz/cadence/XCELIUM2303/tools/affirma_ams/etc/connect_lib/L2E_2.vams, line 104, position 14
        Scope: L2E_2
        Decompile: real tdelayvar
        Source  :  real tdelayvar;           // variable delay
        Position:               ^
Verilog Syntax Tree: real type (VST_T_REAL) in module connectLib.L2E_2:module (VST)
        Decompile: real
Verilog Syntax Tree: overlay table (VST_OVERLAY_TABLE) in module connectLib.L2E_2:module (SIG) <0x529d6bf5>
        Decompile: L2E_2#(vsup,vlo,vhi,vthi,vtlo,vx,tr,tf,ttol_t,tdelay,tdeltran_fall,rhi,rlo,rz,rx,debug,vinlimit,r_SUPPLY,r_STRONG,r_PULL,r_LARGE,r_WEAK,r_MEDIUM,r_SMALL,has_delay)
Verilog Syntax Tree: module declaration (VST_D_MODULE) in module abc.Full_adder:schematic (VST)
        File: /home/xyz/simulation/abc/Full_adder/maestro/results/maestro/ExplorerRun.0/1/abc_Full_adder_1/netlist/netlist.vams, line 24, position 16
        Scope: Full_adder
        Decompile: Full_adder
        Source  : module Full_adder ( );
        Position:                 ^
Error: Error processing stack frame(12) - skipping rest of frame!
External Code in function: <unavailable> offset -65534
Simulator Snap Shot: autoinst ams (SSS_AMS_AUTOINST) in snapshot abc.Full_adder:config (SSS)
Error: Error processing stack frame(14) - skipping rest of frame!
Internal Code in function: %d) - skipping rest of frame!
offset 1307674956
External Code in function: <unavailable> offset -65535
External Code in function: <unavailable> offset -64536

liuzhuozhuo

请问各位大佬，混仿时有里添加了连接的库有L2E这种，但是一个verilog代码的输出没法传输入给另外一个相同代码的输入端口，是没有D -TO-D这种设置吗？本来以为是verilog编译里面irun.log里面有nostdout，但是第一级分频器的输出又能在仿真波形那里看见，我找了几天也没找到解决办法，
事情是这样的：在跑pll混仿的时候，开始都很正常，有一次加了一个新的23分频器的代码之后，就仿不成功了，几个级联的23分频器代码不能连接了，只有第一级23分频器有正确输出，从这之后的分频器在ADE L的仿真波形里都没有输出，导致整个pll环路不能正常工作，卡了好几天实在是不知道怎么改了