DFT在load_unload阶段latch无法清零怎么办

熊仔360

现在遇到一个问题是：在scan path中间会通过一个cdgc, 它的clock_out是对由MUX对两个latch选择得出的，如图。


然后在test setup时，通过对reset信号以及test mode信号对latch清零。

按理说，清零后在load unload procedure， latch会保持0值不变，但是现在在load unload时，latch会出现X，导致clock_out为X，导致trace scan cell出现问题。

而且看latch的输入也没什么问题啊，怎么会输出X呢。

求助，大家有什么建议。

1 补充cendy关注的信息：

X是从load unload的初始状态开始的，此时reset根据load unload procedure要求已经处于off-state，不再reset。reset已经在setup时清零过了

cendy_2017

那X值是从什么时候开始的呢，和reset信号match吗？

熊仔360

回复 2# cendy_2017
X是从load unload的初始状态开始的，此时reset根据load unload procedure要求已经处于off-state，不再reset。reset已经在setup时清零过了

chiye87

看图不好说，我这边要做的话，一是mux选择端控制住，二是latch在测试时直接打通。应该trace就没问题了。
像你这种看看能不能在test setup过程中多加几个cycle，给latch多打几拍数据试试。