LDO 相位在低频时突变

liliheqing · 发表于 2018-8-3 11:24:59

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

LDO 在低频时相位突变是怎么回事，请大神们解释一下，零极点分布情况：主极点1Hz左右，次极点80Hz左右，600Hz左右有个前馈补偿形成的零点，ESR形成的零点和前馈补偿形成的极点都在单位增益带宽外面，总的相位裕度是60左右，但搞不清楚为什么在低频时有个相位突变，这个突变会对电路性能产生影响吗，麻烦大神们指点一下：

原理图

波形图

波形图放大

microxie · 发表于 2018-8-3 11:29:23

那是你做AC仿真加的打断ACloop的东西形成的吧。

liliheqing · 发表于 2018-8-3 13:12:06

回复 2# microxie

谢谢你的回答，请问有办法避免吗？

microxie · 发表于 2018-8-3 13:52:20

这个是你为了仿真故意加上去的，怎么避免？
实际电路工作的时候又不存在，避免什么？

liliheqing · 发表于 2018-8-3 14:38:46

回复 4# microxie

能不能把相位跳变避免掉，我担心的是这个相位跳变是电路本身造成的，会影响到电路稳定性，
如果不影响电路性能的话就不管它了。

liiru · 发表于 2018-8-8 09:06:24

把1G的电感换成1G的电阻。

[求助] LDO 相位在低频时突变

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。