smic0.18工艺PEX问题

xihuwang

hi：     用smic工艺做功率管，没有用PCELL，而是采用了蛇形栅结构，结果寄生参数提取
时，MOS管多提了一遍。请问大家是否遇到过该问题，是如何解决的。
     对比我们画的MOS管，与PCELL相比，少一层VSIA层。请问该层的作用是什么，为何
看不到，也没法选择该层？

     Thanks forwards！

xihuwang

有人遇到过这个问题吗？

mikeppq

把VSIA添进去，看看有什么效果，估计不会影响。
提两遍的话应该是你这种结构产生了两个recognized device layer，但一般不会这样，LVS的时候有没有两倍size的报错？

xihuwang

会不会是脚本中的选项设置有问题？