在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3899|回复: 4

[求助] 一个使用MUX单元进行clock gating的timing的问题,很有意思,大家进来看看……

[复制链接]
发表于 2018-7-13 11:15:56 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 gubo1 于 2018-7-14 10:23 编辑

0713_1.jpg
如上图所示,I0,I1和S分别是MUX单元的两个时钟输入端和选择信号输入端。S信号由I1时钟信号处于I0时钟信号低电平阶段的下降沿输出。
进行clock gating的timing分析时,建立时间的分析是都没有问题的,但是保持时间的分析出了问题,当分析S信号与I0时钟信号时序关系的时候,保持时间应该是图中的arc2,但是工具分析的时候使用的是arc1,这就无法满足要求了。

我当前的时序约束如下:
set_clock_gating_check -setup 0.1 -hold 0.1 -high [get_cells mux_inst]


问题来了:
第一:大家有没有什么办法能让工具在进行hold分析的时候选择arc2路径呢~

第二:或者说我其实已经通过设计保证了S信号对I0时钟的保持时间,有啥方法能让工具只分析S信号对I1时钟信号的时序关系,disable掉S信号与I0时钟信号的时序关系。我尝试使用了set_disable_clock_gating_check [get_pin mux_inst/I0],但是使用该命令后,I0和I1的timing都被disable掉了……

拜谢各位大神。
发表于 2018-7-13 12:52:36 | 显示全部楼层

我没看懂你这里写的部分, 能不能再解释一下?
还有 你的图没贴上.
发表于 2018-7-25 17:07:11 | 显示全部楼层
回复 1# gubo1


   set_case_analysis.....
发表于 2018-7-27 14:57:49 | 显示全部楼层
工具没有分析出你所说的S信号是I0为低时产生的,你的控制逻辑应该是在D端不在CK端。在工具看来HOLD最坏的情况就是arc1. 可以直接调整1 个cycle的hold值试试
发表于 2018-7-27 14:59:47 | 显示全部楼层
变成类似mult cycle的效果
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 12:08 , Processed in 0.018202 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表