如何ASIC门级网表对应的门级电路

hurrywork · 发表于 2018-7-6 21:46:49

您需要登录才可以下载或查看，没有账号？注册

×

FPGA中，设计综合后得到门级网表，而且可以通过这个门级网表查看相对于的图形化的门级电路。小弟想知道如何看DC综合后的门级电路，所以有没有大佬知道如何查看门级电路，还请指教一下！

ljianlin · 发表于 2018-7-7 11:15:29

把网表load到 Verdi 里面

askao · 发表于 2018-7-9 10:37:39

verdi

leadway1314 · 发表于 2018-7-15 21:39:38

输入start_gui，就可以看了

hurrywork · 发表于 2018-7-17 10:32:45

回复 4# leadway1314
你好！我已经打开DC的可视化界面，但我看网上的教程都是把设计走一遍综合的流程后能看到门级电路图。如果我想看之前已经综合好的设计的门级电路图应该怎么弄，因为总不能每次想看都重新综合一遍吧！我找了半天这个功能没找到，还请指教，谢谢

hurrywork · 发表于 2018-7-17 11:25:25

回复 4# leadway1314

另外，小弟还想请问一下大神，在可视化界面上如何看门级电路图中具体一个单元cell的内部结构，比如实现一个数据选择器功能的cell的内部结构

hurrywork · 发表于 2018-7-17 11:26:28

回复 2# ljianlin

好的。谢谢

66dd · 发表于 2018-7-17 14:33:15

用Verdi读入NL即可

leadway1314 · 发表于 2018-7-17 15:19:02

你把工艺库的gds文件导入virtuoso看

494693243 · 发表于 2018-7-17 17:20:51

verdi 啊

账号		自动登录	找回密码
密码			注册

[求助] 如何ASIC门级网表对应的门级电路